IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of:

Hisakazu DATE

Appln. No.: 10/807,446

Group Art Unit: 2133

Filed: March 24, 2004

For: SEMICONDUCTOR INTEGRATED CIRCUIT

CLAIM OF PRIORITY UNDER 35 U.S.C. § 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Applicant hereby claims the priority of Japanese Patent Application No. 2003-094843 filed March 31, 2003, and submit herewith a certified copy of said application.

Respectfully submitted,

Mitchell W.

Reg. No. 31,568

MWS:sjk

Miles & Stockbridge P.C. 1751 Pinnacle Drive Suite 500 McLean, Virginia 22102-3833 (703) 903-9000

August 4, 2004



別紙添付の書類に記載されている事項は下記の出願書類に記載されてる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed the this Office.

出願年月日 Pate of Application:

2003年 3月31日

i 願 番 号 pplication Number:

特願2003-094843

ST. 10/C]:

[JP2003-094843]

願 人 (plicant(s):

株式会社日立製作所

CERTIFIED COPY OF PRIORITY DOCUMENT

特許庁長官 Commissioner, Japan Patent Office 今井康

4月20日

2004年



【書類名】

特許願

【整理番号】

H03002331

【提出日】

平成15年 3月31日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/82

【発明者】

【住所又は居所】

東京都青梅市新町六丁目16番地の3 株式会社日立製

作所 デバイス開発センタ内

【氏名】

伊達 寿和

【特許出願人】

【識別番号】

000005108

【氏名又は名称】 株式会社日立製作所

【代理人】

【識別番号】

100089071

【弁理士】

【氏名又は名称】

玉村 静世

【電話番号】

03-5217-3960

【手数料の表示】

【予納台帳番号】

011040

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体集積回路

【特許請求の範囲】

【請求項1】 組み合わせ回路と、上記組み合わせ回路のスキャンテストを可能とするスキャン診断回路とを含む半導体集積回路であって、

上記スキャン診断回路は、クロック信号に同期動作可能な複数のスキャンフリップフロップ回路が結合された第1スキャンチェーン部と、

上記第1スキャンチェーン部の後段に配置され、クロック信号に同期動作可能 な複数のスキャンフリップフロップ回路が結合された第2スキャンチェーン部と

上記第1スキャンチェーン部を伝搬するスキャンテストデータの伝搬方向とは 逆の方向からクロック信号を供給可能な第1クロックバッファと、

上記第2スキャンチェーン部を伝搬するスキャンテストデータの伝搬方向とは 逆の方向からクロック信号を供給可能な第2クロックバッファと、

上記第1スキャンチェーン部内の上記第1クロックバッファに最も近い位置に配置されたスキャンフリップフロップ回路から出力されたスキャンテストデータを、上記第2スキャンチェーン部内の上記第2クロックバッファから最も遠い位置に配置されたスキャンフリップフロップ回路に伝達するための折り返し部と、を含んで成ることを特徴とする半導体集積回路。

【請求項2】 上記折り返し部は、上記クロック信号の伝搬ラインよりも細い配線層で形成された請求項1記載の半導体集積回路。

【請求項3】 多層化された配線層を有し、配線層によって単位長さ当たりの抵抗値が異なるとき、上記折り返し部は、上記クロック信号の伝搬ラインが形成された配線より上記抵抗値が高い配線を使用して形成される請求項1記載の半導体集積回路。

【請求項4】 上記折り返し部におけるスキャンテストデータ伝搬経路上に は遅延素子の挿入可能領域が確保され、この領域に上記遅延素子が挿入されて成 る請求項1乃至3の何れか1項記載の半導体集積回路。

【請求項5】 上記第1クロックバッファの出力信号を遅延可能なスキャン

テスト用クロックバッファと、上記スキャンチェーン回路によるスキャンテスト時に、上記上記第1クロックバッファからの出力信号に代えて上記スキャンテスト用クロックバッファの出力信号を上記第1スキャンチェーン部に伝達可能なセレクタとを含む請求項1乃至4の何れか1項記載の半導体集積回路。

【請求項6】 回路のスキャンテストを可能とするスキャン診断回路を含む 半導体集積回路であって、

上記スキャン診断回路は、クロックバッファと、上記クロックバッファからクロック信号を供給可能なエリアにおいて分散配置された複数のスキャンフリップフロップとを含み、上記クロックバッファから上記スキャンフリップフロップ回路までのクロック信号の遅延時間の大きいスキャンフリップフロップ回路から順にスキャンチェーン接続が行われて成ることを特徴とする半導体集積回路。

【請求項7】

組み合わせ回路と、上記組み合わせ回路のスキャンテストを可能とするスキャン診断回路とを含む半導体集積回路であって、

上記スキャン診断回路は、

第1クロック信号線が接続される複数の第1フリップフロップ回路と、

第2クロック信号線が接続される複数の第2フリップフロップ回路と、

上記第1クロック信号線に接続される第1クロックバッファと、

上記第2クロック信号線に接続される供給する第2クロックバッファとを有し

上記第1クロックバッファは、上記第1クロック信号線に第1クロック信号を 供給し、

上記第2クロックバッファは、上記第2クロック信号に第2クロック信号を供給し、

上記複数の第1フリップフロップ回路は、第1方向に延在する第1仮想線上に 設けられるとともに、上記スキャンテスト時に上記複数の第1フリップフロップ 回路の一端から他の一端にデータが転送され、

上記複数の第2フリップフロップ回路は、上記第1仮想線に平行である第2仮 想線上に設けられるとともに、上記スキャンテスト時に上記複数の第2フリップ フロップ回路の一端から他の一端にデータが転送され、

上記複数の第1フリップフロップ回路の他の一端から出力されるデータは、上記複数の第2フリップフロップ回路の一端に入力され、

上記第1クロックバッファは、上記第1クロックバッファと上記複数の第1フリップフロップの他の一端との間の距離が上記第1クロックバッファと上記複数の第1フリップフロップ回路の一端との間の距離より短くなるように配置され、

上記第2クロックバッファは、上記第2クロックバッファと上記複数の第2フリップフロップの他の一端との間の距離が上記第2クロックバッファと上記複数の第2フリップフロップ回路の一端との間の距離より短くなるように配置されることを特徴とする半導体集積回路。

【請求項8】

上記半導体集積回路は、上記第1クロックバッファと上記第2クロックバッファに共通にクロック信号を供給する第3クロックバッファを更に有することを特徴とする請求項7記載の半導体集積回路。

【請求項9】

上記複数の第1フリップフロップ回路の他の一端と上記複数の第2フリップフロップ回路の一端とを接続する配線の抵抗値は、上記第1クロック信号線及び上記第2クロック信号線の抵抗値より大きいことを特徴とする請求項7記載の半導体集積回路。

【請求項10】

上記複数の第1フリップフロップ回路の他の一端と上記複数の第2フリップフロップ回路の一端とを接続する配線は、上記第1クロック信号線及び上記第2クロック信号線より細いことを特徴とする請求項9記載の半導体集積回路。

【請求項11】

上記組み合わせ論理回路は、上記複数の第1フリップフロップ回路と上記複数の第2フリップフロップ回路との間に設けられることを特徴とする請求項7記載の半導体集積回路。

【請求項12】

上記半導体集積回路は、上記第2クロックバッファに接続される第4クロック

バッファと、上記複数の第2フリップフロップ回路に上記第2クロックバッファから直接上記第2クロック信号を供給する経路と上記複数の第2フリップフロップ回路に上記第2及び第4クロックバッファを介して上記第2クロック信号を供給する経路とを選択するセレクタとを更に有することを特徴とする請求項7記載の半導体集積回路。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、半導体集積回路、さらにはそれに含まれるスキャン診断回路の改良技術に関する。

 $[0\ 0\ 0\ 2\]$

【従来の技術】

半導体集積回路に含まれる組み合わせ回路の故障を検出する方法としてスキャンテストが知られている(例えば特許文献1参照)。このスキャンテストを可能とするには、組み合わせ回路とともにスキャンチェーン回路(「スキャンパス回路」とも称される)を予め組み込んでおく必要がある。スキャンチェーン回路は、スキャン入力端子、スキャン出力端子、及びクロック入力端子を有する複数のスキャンフリップフロップ回路が結合されて成る。スキャンフリップフロップ回路のスキャン入力端子は、それに隣接するスキャンフリップフロップ回路のスキャン入力端子に結合されることによって多数のスキャンフリップフロップ回路がチェーン状に結合される。そのような結合により、スキャンテストのためのデータは、クロック信号に同期してスキャンフリップフロップ回路からそれに結合されたスキャンフリップフロップ回路へと順次シフトされる。

$[0\ 0\ 0\ 3\]$

スキャンチェーン回路は基本的にはシフトレジスタ構成であるため、動作クロックの遷移速度がスキャンテストデータの遷移速度より遅くなると、データのホールドタイミングが不適切となる。この現象はホールド違反と称される。ホールド違反は、タイミング解析結果に基づいて部分的にディレイバッファ等の遅延素子を追加し遅延量を調整することにより解決することが知られている。スキャン

チェーン回路の面積増大を回避するために、追加する遅延素子の数は少ない方が好ましいが、スキャンチェーン回路の配線が最適化されない場合には、多くの遅延素子を追加しなければならず、そうするとスキャンチェーン回路の面積はますます増大する。また、半導体集積回路においてデータパスのような高密度実装が行われている部位では、ディレイバッファ等の遅延素子の挿入するスペースを確保するもの困難とされる。スキャンフリップフロップ回路内にディレイバッファ等の遅延素子を予め組み込んでおくことも考えられるが、そうするとスキャンフリップフロップ回路の面積が大きくなるから、スキャンチェーン回路の面積増大を伴うことに変わりはない。

$[0\ 0\ 0\ 4]$

特許文献1では、スキャンパス回路(スキャンチェーン回路)を組み込むことによるLSIのチップ面積の増大を最小限に抑えるため、スキャンパス回路を伝搬するスキャンテストデータの搬送方向に対して逆の方向からクロック信号を供給する位置にクロックドライバを配置するようにしている。そのような配置によれば、スキャンテストデータに対してクロック信号の遷移速度を速くできることから、ディレイバッファ等の遅延素子の挿入を必要としないため、その分、チップ面積の増大を抑えることができる。

[0005]

【特許文献1】

特開2002-76123号公報(第26段落)

[0006]

【発明が解決しようとする課題】

しかしながら、特許文献1記載技術においては、スキャンチェーン回路が多段に構成される場合や、スキャンフリップフロップ回路が分散配置される場合については考慮されていない。このため、スキャンチェーン回路が多段に構成される場合やスキャンフリップフロップ回路が分散配置される場合のように、スキャンチェーン回路が複雑に構成される場合にはホールド違反を生ずるおそれがある。

[0007]

本発明の目的は、スキャン診断回路におけるホールド違反を回避するための技

6/

術を提供することにある。

[0008]

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

[0009]

【課題を解決するための手段】

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下 記の通りである。

[0010]

すなわち、組み合わせ回路と、上記組み合わせ回路のスキャンテストを可能とするスキャン診断回路とを含んで半導体集積回路が構成されるとき、上記スキャン診断回路は、クロック信号に同期動作可能な複数のスキャンフリップフロップ回路が結合された第1スキャンチェーン部と、上記第1スキャンチェーン部の後段に配置され、クロック信号に同期動作可能な複数のスキャンフリップフロップ回路が結合された第2スキャンチェーン部と、上記第1スキャンチェーン部を伝搬するスキャンテストデータの伝搬方向とは逆の方向からクロック信号を供給可能な第1クロックバッファと、上記第2スキャンチェーン部を伝搬するスキャンテストデータの伝搬方向とは逆の方向からクロック信号を供給可能な第2クロックバッファと、上記第1スキャンチェーン部内の上記第1クロックバッファに最も近い位置に配置されたスキャンフリップフロップ回路から出力されたスキャンテストデータを上記第2スキャンチェーン部内の上記第2クロックバッファから最も遠い位置に配置されたスキャンフリップフロップ回路に伝達するための折り返し部とを含んで成る。

$[0\ 0\ 1\ 1]$

上記の手段によれば、上記第1クロックバッファは、上記第1スキャンチェーン部を伝搬するスキャンテストデータの伝搬方向とは逆の方向からクロック信号を供給し、上記第2バッファは、上記第2スキャンチェーン部を伝搬するスキャンテストデータの伝搬方向とは逆の方向からクロック信号を供給する。これにより、上記第1スキャンチェーン部及び上記第2スキャンチェーン部においては、

スキャンテストデータに対してクロック信号の遷移速度を速くできることから、 そこでのホールド違反の発生を回避することができる。このとき、上記第1スキ ャンチェーン部内の上記第1クロックバッファに最も近い位置に配置されたスキ ャンフリップフロップ回路から出力されたスキャンテストデータを、上記第2ス キャンチェーン部内の上記第2クロックバッファから最も遠い位置に配置された スキャンフリップフロップ回路に伝達するための折り返し部が設けられることで 、上記第1スキャンチェーン部の後段に上記第2スキャンチェーン部が配置され ているように、複数のスキャンチェーン部が多段結合された場合においても、各 スキャンチェーン部間でクロック信号の伝達方向を揃えることができる。そして 、上記折り返し部においては、上記第1スキャンチェーン部内の上記第1クロッ クバッファに最も近い位置に配置されたスキャンフリップフロップ回路から出力 されたスキャンテストデータを、上記第2スキャンチェーン部内の上記第2クロ ックバッファから最も遠い位置に配置されたスキャンフリップフロップ回路に伝 達可能に設けられているため、スキャンテストデータとクロック信号の伝搬方向 が同じになり、ここでホールド違反を生ずることが考えられる。しかしながら、 上記第1スキャンチェーン部や上記第2スキャンチェーン部のビット幅が大きい ほど、上記折り返し部による信号伝達経路は長くなり、そこでの配線抵抗値が大 きくなり、そこでのホールド違反を生じにくくなる。すなわち、スキャンテスト データとクロック信号の伝搬方向が同じ場合においてホールド違反を回避するに は、互いに結合された二つのスキャンフリップフロップ回路間の遅延時間を、当 該二つのスキャンフリップフロップ回路のクロックスキュー差とスキャンフリッ プフロップ回路のホールド時間との和よりも大きくすればよいから、上記のよう に上記折り返し部による信号伝達経路が長くなり、そこでの配線抵抗値が大きく なれば、そこで十分な遅延時間を確保することができ、上記折り返し部でのホー ルド違反をも回避することができる。

$[0\ 0\ 1\ 2]$

上記折り返し部における配線抵抗を大きくするため、上記クロック信号の伝搬 ラインよりも細い配線層で形成すると良い。また、多層化された配線層を有し、 配線層によって単位長さ当たりの抵抗値が異なるとき、上記折り返し部は、上記

8/

クロック信号の伝搬ラインが形成された配線より上記抵抗値が高い配線を使用して形成すると良い。

[0013]

上記折り返し部における配線抵抗によって十分な遅延時間を確保することができない場合には、上記折り返し部のスキャンテストデータ伝搬経路上に確保された遅延素子挿入可能領域に、上記遅延素子を挿入することによってホールド違反の発生を回避することができる。上記遅延素子挿入可能領域は、データパス以外の部位に予め確保しておき、遅延素子の挿入の必要性が生じた場合に、上記領域を利用して遅延素子を形成するようにすれば、遅延素子の挿入は容易となる。

$[0\ 0\ 1\ 4]$

さらに、上記第1クロックバッファの出力信号を遅延可能なスキャンテスト用クロックバッファと、上記スキャンチェーン回路によるスキャンテスト時に、上記上記第1クロックバッファからの出力信号に代えて上記スキャンテスト用クロックバッファの出力信号を上記第1スキャンチェーン部に伝達可能なセレクタを設けることができる。

[0015]

そして、クロックバッファと、上記クロックバッファからクロック信号を供給可能なエリアにおいて分散配置された複数のスキャンフリップフロップとを含む場合には、上記クロックバッファから上記スキャンフリップフロップ回路までのクロック信号の遅延時間の大きいスキャンフリップフロップ回路から順にスキャンチェーン接続を行うことで、スキャンテストデータに対してクロック信号の遷移速度を速くできることから、ホールド違反の発生を回避することができる。

[0016]

【発明の実施の形態】

図1には、本発明にかかる半導体集積回路の主要部が示される。この半導体集積回路は、所定の論理演算機能を有する組み合わせ回路100と、この組み合わせ回路100の故障を検出可能なスキャン診断回路200とを含み、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。

[0017]

上記スキャン診断回路200は、特に制限されないが、JTAG回路(Joint Test Action Group、合同試験実施グループ基準にもとづく回路)21、PLL (フェーズ・ロックド・ループ) 分周器22、クロック選択回路23、クロックバッファ24、25、スキャンチェーン部26、27を含む。

[0018]

JTAG回路21は、JTAG規格により定義された5個のピンを含み、上記組み合わせ回路100のスキャンテストを制御する。上記5個のピンは、テストクロック入力ピンTCK(test clock input)、テストモードセレクト入力ピンTMS(test mode select input)、テストデータ入力ピンTDI(test data input)、テストデータ出力ピンTDO(test data output)、及びテストリセットアクティブローTRST(test reset input, active low)とされる。JTAG回路21は、入力された各種信号に基づいてスキャンテスト制御のための各種信号を生成する。この信号には、テストクロック信号、テストデータ、及びスキャンモード信号が含まれる。テストクロック信号は後段に配置されたクロック選択回路23に伝達される。クロック選択回路23は、JTAG回路21から伝達されたテストクロック信号とPLL分周回路22で生成されたクロック信号とを選択的に後段のクロックバッファ24,25に伝達する。

[0019]

スキャンチェーン部26は、組み合わせ回路100の入力端子側に配置され、 特に制限されないが、4個のスキャンフリップフロップ回路261~264が結 合されて成る。

[0020]

スキャンチェーン部27は、組み合わせ回路100の出力端子側に配置され、 特に制限されないが、4個のスキャンフリップフロップ回路271~274が結合されて成る。

[0021]

上記スキャンフリップフロップ回路 $261 \sim 264$, $271 \sim 274$ は、それ ぞれデータ入力端子 d、スキャン入力端子 sid、スキャンモード端子 se、ク

ロック入力端子 c k 、スキャン出力端子 s o d 、及びデータ出力端子 q を有する。

[0022]

スキャンチェーン部26において、スキャンフリップフロップ回路261のス キャン入力端子sidにはJTAG回路21からテストデータが伝達され、クロ ック入力端子ckにはクロックバッファ24を介してクロック信号が伝達される 。スキャンモード端子seにはJTAG回路21からスキャンモード信号が伝達 され、データ入力端子dには図示されない前段回路から4ビットデータが伝達さ れる。データ出力端子aは組み合わせ回路100の入力端子に結合される。テス トデータのスキャンイン・スキャンアウトを可能とするため、スキャンフリップ フロップ回路261のスキャン出力端子sodはスキャンフリップフロップ回路 262のスキャン入力端子 s i d に結合され、スキャンフリップフロップ回路 2 62のスキャン出力端子sodはスキャンフリップフロップ回路263のスキャ ン入力端子sidに結合され、スキャンフリップフロップ回路263のスキャン 出力端子sodはスキャンフリップフロップ回路264のスキャン入力端子si dに結合される。スキャンフリップフロップ回路264のスキャン出力端子so dはスキャンチェーン部27におけるスキャンフリップフロップ回271のスキ ャン入力端子sidに結合される。このスキャンフリップフロップ回路264の スキャン出力端子sodからスキャンチェーン部27におけるスキャンフリップ フロップ回271のスキャン入力端子に至る信号伝達経路は折り返し部300と される。

[0023]

スキャンチェーン部27において、スキャンフリップフロップ回路271のスキャン入力端子sidにはスキャンフリップフロップ回路264のスキャン出力端子から出力されたテストデータが伝達され、クロック入力端子ckにはクロックバッファ25を介してクロック信号が伝達される。スキャンモード端子seにはJTAG回路21からスキャンモード信号が伝達され、データ入力端子dには組み合わせ論理回路100から4ビットデータが伝達される。データ出力端子qは図示されない後段回路に結合される。テストデータのスキャンイン・スキャン

アウトを可能とするため、スキャンフリップフロップ回路271のスキャン出力端子sodはスキャンフリップフロップ回路272のスキャン入力端子sidに結合され、スキャンフリップフロップ回路272のスキャン出力端子sodはスキャンフリップフロップ回路273のスキャン入力端子sidに結合され、スキャンフリップフロップ回路273のスキャン出力端子sodはスキャンフリップフロップ回路274のスキャン入力端子sidに結合される。スキャンフリップフロップ回路274のスキャン出力端子sodはJTAG回路21に結合され、テスト結果(テストデータ)の回収が可能とされる。

$[0\ 0\ 2\ 4]$

図2には上記スキャンフリップフロップ回路261の構成例が示される。

[0025]

スキャンフリップフロップ回路261は、エッジトリガタイプとされ、図2に示されるように、セレクタ11、フリップフロップ回路12、及び出力バッファ13を含んで成る。セレクタ11は、スキャンモード端子seに伝達されたスキャンモード信号に応じて、データ入力端子dから入力されたデータと、スキャン入力端子sidから入力されたテストデータとを選択的に後段のフリップフロップ回路12に伝達する。尚、他のスキャンフリップフロップ回路262~264,271~274は上記スキャンフリップフロップ回路261と同一構成とされるため、それらの詳細な説明を省略する。

[0026]

上記の構成において、スキャンフリップフロップ回路261~264,271~274のスキャンモード端子seに伝達されたスキャンモード信号がローレベル状態にされると、通常動作モードとされ、スキャンフリップフロップ回路261~264,271~274においては、図3に示されるように、データ入力端子dから入力されたデータが通常クロック信号(PLL分周回路22で生成されたクロック信号)の波形立ち上がりエッジに同期して保持され、データ出力端子qから出力される。これにより、組み合わせ回路100の前段回路(図示せず)からの出力データがスキャンチェーン部26を介して組み合わせ回路100に伝達され、また、組み合わせ回路100の出力データがスキャンチェーン部27を

介して後段回路(図示せず)に伝達される。

[0027]

$[0\ 0\ 2\ 8]$

上記組み合わせ回路100のスキャンテストは次のように行うことができる。

[0029]

JTAG回路 2 1 からスキャンチェーン部 2 6 にテストデータを供給し、組み合わせ回路 1 0 0 への入力データとして任意の値をスキャンチェーン部 2 6 に設定する。設定されたデータが組み合わせ回路 1 0 0 に入力され、このとき、組み合わせ回路 1 0 0 から出力されたデータが、データスキャンチェーン部 2 7 におけるスキャンフリップフロップ回路 2 7 1 \sim 2 7 4 に取り込まれる。スキャンフリップフロップ回路 2 7 1 \sim 2 7 4 に取り込まれるデータは、スキャンシフト動作によりJTAG回路 2 1 に回収される。

[0030]

図1に示されるデータパス構造のように、半導体集積回路の自動配置配線前にクロック信号の伝搬順序が分かっている場合には、自動配置配線で生ずるクロックスキューを考慮してスキャンチェーンの接続順序が決定される。すなわち、クロック信号が伝達される方向と反対の方向にスキャンデータが流れるようにスキャンチェーンが接続される。例えば、図1に示されるスキャンチェーン部26において、クロック信号はクロックバッファ24を介してスキャンフリップフロップ回路264,263,262,261の順に伝搬されるのに対して、スキャンデータはスキャンフリップフロップ回路261,262,263,264の順に伝搬される。同様に図1に示されるスキャンチェーン部27において、クロック

信号はクロックバッファ25を介してスキャンフリップフロップ回路274,273,272,271の順に伝搬されるのに対して、スキャンデータはスキャンフリップフロップ回路271,272,273,274の順に伝搬される。このようにクロック信号が伝達される方向と反対の方向にスキャンデータが流れるようにスキャンチェーンが接続されることにより、スキャンテストデータに対してクロック信号の遷移速度を速くできることからホールド違反を回避することができる。

$[0\ 0\ 3\ 1]$

スキャンデータはスキャンフリップフロップ回路271~274のデータ出力 端子qから出力される4ビットデータ相互の位相が極端にずれてしまうのを防止 するため、クロック選択回路23から出力されたクロック信号をクロックバッフ ァ 2 4 、 2 5 で分割することにより、スキャンチェーン部 2 6 、 2 7 に対して同 一方向からクロック信号を伝搬するようにしている。そのようなクロック信号の 伝搬を可能とするため、スキャンチェーン部26,27は折り返し部300によ って結合される。しかし、そのようにすると、折り返し部300においては、ク ロックバッファ25から出力されるクロック信号の伝達経路と同一方向にデータ が伝搬される経路を含むため、それに起因してホールド違反を生ずるおそれがあ る。つまり、折り返し部300は、上記スキャンチェーン部26内の上記クロッ クバッファ24に最も近い位置に配置されたスキャンフリップフロップ回路26 4から出力されたスキャンテストデータを、上記スキャンチェーン部27内の上 記クロックバッファ25から最も遠い位置に配置されたスキャンフリップフロッ プ回路271に伝達可能に設けられているため、スキャンテストデータとクロッ ク信号の伝搬方向が同じになり、ここでホールド違反を生ずることが考えられる 。しかしながら、上記スキャンチェーン部26.27のビット幅が大きいほど、 上記折り返し部による信号伝達経路は長くなり、そこでの配線抵抗値が大きくな るため、そこでのホールド違反を生じにくくなる。すなわち、スキャンテストデ ータとクロック信号の伝搬方向が同じ場合においてホールド違反を回避するには 、互いに結合された二つのスキャンフリップフロップ回路間の遅延時間を、当該 二つのスキャンフリップフロップ回路のクロックスキュー差とスキャンフリップ フロップ回路のホールド時間との和よりも大きくすればよいから、上記のように 折り返し部300による信号伝達経路が長くなり、そこでの配線抵抗値が大きく なれば、そこで十分な遅延時間を確保することができ、上記折り返し部でのホー ルド違反をも回避することができる。そこで本例においては、折り返し部300 の配線抵抗を意識的に大きくするようにしている。例えば配線層の材料が同じ場 合には、配線層が細いほど抵抗が大きくなるため、折り返し部300の配線層に は、クロック信号伝達経路の配線層よりも細いものが用いられる。そのようにす れば、折り返し部300における配線抵抗を大きくすることができ、そこで十分 な遅延時間を確保し易くなるため、スキャンチェーン部26,27が多段に配置 されて折り返し部300を有しているにもかかわらず、そこでのホールド違反の 発生を回避することができる。

[0032]

上記の例によれば、以下の作用効果を得ることができる。

[0033]

(1) スキャンチェーン部26においては、クロック信号はクロックバッファ24を介してスキャンフリップフロップ回路264,263,262,261の順に伝搬されるのに対して、スキャンデータはスキャンフリップフロップ回路261,262,263,264の順に伝搬され、スキャンチェーン部27においては、クロック信号はクロックバッファ25を介してスキャンフリップフロップ回路274,273,274の順に伝搬されるのに対して、スキャンデータはスキャンフリップフロップ回路271,272,273,274の順に伝搬される。このようにクロック信号が伝達される方向と反対の方向にスキャンデータが流れるようにスキャンチェーンが接続されることにより、スキャンテストデータに対してクロック信号の遷移速度を速くできることからホールド違反を回避することができる。

[0034]

(2) 折り返し部300においては、スキャンテストデータとクロック信号の 伝搬方向が同じになり、ここでホールド違反を生ずることが考えられるが、スキャンチェーン部26,27のビット幅が大きいほど、上記折り返し部による信号 伝達経路が長くなり、そこでの配線抵抗値が大きくなるため、そこで十分な遅延 時間を確保することができ、上記折り返し部でのホールド違反をも回避すること ができる。

[0035]

(3) 配線層の材料が同じ場合には、配線層が細いほど抵抗が大きくなるため、折り返し部300の配線層には、クロック信号伝達経路の配線層よりも細いものを用いることで、折り返し部300の配線抵抗を大きくすることができ、そこで十分な遅延時間を確保することによって、上記折り返し部でのホールド違反を回避することができる。

[0036]

次に、別の構成例について説明する。

[0037]

図5には組み合わせ回路とスキャンチェーン部の別の構成例が示される。

[0038]

図5に示されるように、組み合わせ回路100が2入力アンドゲート1001,1002,1003,1004によって形成される場合のように、組み合わせ回路100の入力端子と出力端子との数が異なる場合には、それに対応して、スキャン診断回路におけるスキャンチェーンが構成される。例えば図5に示される構成では、2入力アンドゲート1001,1002,1003,1004における一方の入力端子に対応するスキャンチェーン部28と、2入力アンドゲート1001,1002,1003,1004における他方の入力端子に対応するスキャンチェーン部29と、2入力アンドゲート1001,1002,1003,1004の出力端子に対応するスキャンチェーン部31とが配置される。スキャンチェーン部28は4個のスキャンチェーン部31とが配置される。スキャンチェーン部28は4個のスキャンフリップフロップ回路291~294を含んで成り、スキャンチェーン部31は4個のスキャンフリップフロップ回路291~294を含んで成り、スキャンチェーン部31は4個のスキャンフリップフロップ回路311~314を含んで成る。スキャンフリップフロップ回路281~284,291~294,311~314は、何れも図2に示されるのと同一構成とされ、図3及び図4に示されるように各動作モードに応じて有効バスが形成さ

れる。また、図1におけるクロック選択回路23から伝達されたクロック信号を取り込むクロックバッファと、その出力をスキャンチェーン部28,29,31に分配するためのクロックバッファ32,33,34が設けられる。尚、図5においてはスキャンチェーン部28,29及び31におけるスキャン論理が省略されている。特に制限されないが、スキャンチェーン部28、19、31の夫々は、仮想線280,290,310上に一列に配置される。このように配置することにより面積を低減することが出来る。

[0039]

図6には、図5に示される構成において、スキャンチェーン部28, 29及び 31におけるスキャン論理を加えた構成例が示される。

[0040]

図6に示されるスキャン論理は基本的には図1に示されるのと同様とされる。 例えば、スキャンチェーン部28において、スキャンフリップフロップ回路28 1のスキャン入力端子sidには図1におけるJTAG回路21からテストデー タが伝達され、クロック入力端子ckにはクロックバッファ32を介してクロッ ク信号が伝達される。スキャンモード端子seには図1に示されるJTAG回路 2 1 からスキャンモード信号が伝達され、データ入力端子 d には図示されない前 段回路から4ビットデータが伝達される。データ出力端子 q からの出力データは 組み合わせ回路100におけるアンドゲート1001の一方の入力端子に伝達さ れる。テストデータのスキャンイン・スキャンアウトを可能とするため、スキャ ンフリップフロップ回路281のスキャン出力端子sodはスキャンフリップフ ロップ回路282のスキャン入力端子sidに結合され、スキャンフリップフロ ップ回路282のスキャン出力端子sodはスキャンフリップフロップ回路28 3のスキャン入力端子sidに結合され、スキャンフリップフロップ回路283 のスキャン出力端子sodはスキャンフリップフロップ回路284のスキャン入 力端子sidに結合される。スキャンフリップフロップ回路284のスキャン出 力端子sodはスキャンチェーン部29におけるスキャンフリップフロップ回2 91のスキャン入力端子に結合される。スキャンフリップフロップ回路284の スキャン出力端子sodからスキャンチェーン部29におけるスキャンフリップ フロップ回291のスキャン入力端子に至る信号伝達経路は折り返し部400と される。

[0041]

スキャンチェーン部29において、スキャンフリップフロップ回路291のス キャン入力端子sidには上記スキャンチェーン部28におけるスキャンフリッ プフロップ回路284からテストデータが伝達され、クロック入力端子ckには クロックバッファ33を介してクロック信号が伝達される。スキャンモード端子 seには図1に示されるJTAG回路21からスキャンモード信号が伝達され、 データ入力端子 d には図示されない前段回路から 4 ビットデータが伝達される。 データ出力端子 q からの出力データは組み合わせ回路 1 0 0 におけるアンドゲー ト1001の他方の入力端子に伝達される。テストデータのスキャンイン・スキ ャンアウトを可能とするため、スキャンフリップフロップ回路291のスキャン 出力端子sodはスキャンフリップフロップ回路292のスキャン入力端子si dに結合され、スキャンフリップフロップ回路292のスキャン出力端子sod はスキャンフリップフロップ回路293のスキャン入力端子sidに結合され、 スキャンフリップフロップ回路293のスキャン出力端子sodはスキャンフリ ップフロップ回路294のスキャン入力端子sidに結合される。スキャンフリ ップフロップ回路294のスキャン出力端子sodはスキャンチェーン部31に おけるスキャンフリップフロップ回311のスキャン入力端子sidに結合され る。スキャンフリップフロップ回路294のスキャン出力端子sodからスキャ ンチェーン部31におけるスキャンフリップフロップ回311のスキャン入力端 子sidに至る信号伝達経路は折り返し部500とされる。

[0042]

スキャンチェーン部31において、スキャンフリップフロップ回路311のスキャン入力端子sidには上記スキャンチェーン部29におけるスキャンフリップフロップ回路294からテストデータが伝達され、クロック入力端子ckにはクロックバッファ34を介してクロック信号が伝達される。スキャンモード端子seには図1に示されるJTAG回路21からスキャンモード信号が伝達され、データ入力端子dには組み合わせ回路100から4ビットデータが伝達される。

データ出力端子 q からの出力データは、図示されない後段回路で伝達される。テストデータのスキャンイン・スキャンアウトを可能とするため、スキャンフリップフロップ回路311のスキャン出力端子 s o d はスキャンフリップフロップ回路312のスキャン入力端子 s i d に結合され、スキャンフリップフロップ回路312のスキャン出力端子 s o d はスキャンフリップフロップ回路313のスキャン入力端子 s i d に結合され、スキャンフリップフロップ回路313のスキャン出力端子 s o d はスキャンフリップフロップ回路314のスキャン入力端子 s i d に結合される。スキャンフリップフロップ回路314のスキャン出力端子 s o d はスキャンチェーン出力として図1に示されJTAG回路21に伝達される。尚、クロックバッファ32、33、34の夫々は、クロック信号を供給するスキャンチェーン部の最終的にデータを出力するフリップフロップ回路に近い位置に配置される。

[0043]

図7には、図6に示される回路部分のレイアウト例が示される。また、図8には、スキャンフリップフロップ回路1個分の端子レイアウト例が拡大して示される。

[0044]

配線層は、特に制限されないが、メタル第1層、メタル第2層、及びメタル第3層から成る3層構造とされる。配線層によって単位長さ当たりの抵抗値が異なるとき、抵抗値が大きな配線層を利用して上記折り返し部400,500が形成され、それよりも抵抗値が小さな配線層を利用して、クロックバッファ32,33,34から出力されるクロック信号の伝達経路が形成される。図7に示されるレイアウト例では、メタル第1層が他の配線層に比べて最も抵抗値が大きいため、このメタル第1層を利用して上記折り返し部400,500が形成され、それよりも抵抗値が小さなメタル第3層を利用してクロックバッファ32,33,34から出力されるクロック信号の伝達経路が形成される。尚、電源配線は、主として図示しない更に上層の配線層を使用し、セルへの最終的な電源供給は、メタル第1層を使用する。このように折り返し部400,500の配線抵抗を大きくすることで、折り返し部400,500において十分な遅延時間を得ることがで

き、それによってホールド違反の発生を回避することができる。

[0045]

また、上記のように折り返し部400,500の抵抗を、クロック信号伝達経路における抵抗よりも大きくすることで、折り返し部400,500でのデータ伝達を遅延させただけではホールド違反を十分に回避することができない場合には、図9に示されるように、折り返し部400,500の途中に、信号遅延を可能とするディレイバッファ36,37などの遅延素子を設けることができる。このようにディレイバッファ36,37などの遅延素子を設け、折り返し部400,500において十分なデータ遅延を得ることによってホールド違反を回避することができる。半導体集積回路においてデータパスのような高密度実装が行われている部位では、ディレイバッファ等の遅延素子の挿入するスペースを確保するもは困難とされるが、折り返し部400,500におけるディレイバッファ36,37等の遅延素子を挿入する領域をデータパス以外の部位に予め確保しておき、ディレイバッファ36,37等の遅延素子の挿入の必要性が生じた場合に、上記領域を利用してディレイバッファ36,37等の遅延素子を形成するようにすれば、ディレイバッファ36,37等の遅延素子を必要に応じて容易に挿入することができる。

[0046]

また、図10に示されるように、クロックバッファ32の出力信号が伝達されるクロックバッファ39と、上記クロックバッファ32,39の出力信号を選択的にスキャンフリップフロップ回路291~294に伝達するためのセレクタ38とを設けることができる。スキャン診断が行われる場合には、セレクタ38によってクロックバッファ39の出力信号が選択される。これにより、スキャンチェーン部29に供給されるクロック信号は、スキャンチェーン部31に供給されるクロック信号よりも遅延されることから、スキャンフリップフロップ回路294とスキャンフリップフロップ回路311との間においては、クロック信号の到着の遅いスキャンフリップフロップ回路に対して、クロック信号の到着の早いスキャンフリップフロップ回路を接続しているのと等価になり、折り返し部500に起因するホールド違反を回避することができる。

$[0\ 0\ 4\ 7]$

上記の例ではスキャンフリップフロップ回路が規則的に配列されている場合に ついて説明したが、このスキャンフリップフロップ回路が分散配置される場合に おいてもホールド違反を回避することができる。例えば図11に示されるように 、所定のクロックバッファ40によってクロックが供給されるサービスエリアを 指定し、このサービスエリア内に分散配置されるスキャンフリップフロップ回路 ①~⑧までのクロック信号の遅延時間を計算し、この遅延時間の大きなスキャン フリップフロップ回路から順にスキャンチェーンを接続する。Scaninは テストデータ入力を意味し、Scan outはテストデータの出力を意味する 。スキャンフリップフロップ回路は、①~⑧の順にスキャンチェーンの接続が行 われる。このような接続によれば、スキャンフリップフロップ回路①~⑧が分散 配置されているにもかかわらず、スキャンテストデータの搬送方向に対して逆の 方向からクロック信号を供給する位置にクロックドライバが配置されることから 、スキャンテストデータに対してクロック信号の遷移速度を速くでき、ホールド 違反を回避することができる。尚、レイアウトの途中で、期待する接続順を守る ことが困難な場合には、ディレイバッファを挿入してホールド対策を行うことが できる。

[0048]

以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限 定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは いうまでもない。

$[0\ 0\ 4\ 9]$

例えば、組み合わせ回路は2入力アンドゲート以外とすることができる。

[0050]

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるJTAG規格によるスキャン診断を行う場合について説明したが、本発明はそれに限定されるものではなく、各種スキャン診断に利用することができる。

[0051]

本発明は、少なくともスキャンテストを行うことを条件に適用することができる。

[0052]

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単 に説明すれば下記の通りである。

[0053]

すなわち、本願発明を適用することにより半導体集積回路のテストを容易に行うことができる。

【図面の簡単な説明】

図1

本発明にかかる半導体集積回路における主要部の構成例回路図である。

【図2】

上記半導体集積回路に含まれるスキャンフリップフロップ回路の構成例回路図である。

【図31】

上記スキャンフリップフロップ回路の通常動作時における有効パスの説明図である。

図4

上記スキャンフリップフロップ回路のスキャンシフト動作時における有効パス の説明図である。

図5

上記半導体集積回路に含まれる組み合わせ回路の具体的な構成を示す回路図である。

図6】

図5に示される回路構成においてスキャン論理が追加された回路図である。

【図7】

図6に示される回路構成を採用した場合のチップレイアウト説明図である。

【図8】

上記フリップフロップ回路のセルレイアウトの説明図である。

【図9】

上記半導体集積回路に含まれるスキャン診断回路の別の構成例を示す回路図である。

【図10】

上記半導体集積回路に含まれるスキャン診断回路の別の開成例を示す回路 図である。

【図11】


上記半導体集積回路に含まれるスキャン診断回路の別の別の構成例を示す回路 図である。

【符号の説明】


- 21 JTAG回路
- 22 PLL分周回路
- 23 クロック選択回路
- 24, 25, 32, 33, 34, 35, 39, 40 クロックバッファ
- 26, 27, 28, 29, 31 スキャンチェーン回路
- 36, 37 ディレイバッファ
- 38 セレクタ
- 100 組み合わせ回路
- 200 スキャン診断回路
- 300,400,500 折り返し部
- 280, 290, 310 フリップフロップ回路が配置される位置を示す仮想 線

【書類名】 図面


【図1】



【図2】




【図3】





【図4】


図 4




【図5】









【図8】




【図9】



【図10】



【図11】



【書類名】 要約書

【要約】

【課題】 スキャン診断回路におけるホールド違反の発生を回避する。

【解決手段】 クロック信号が伝達される方向と反対の方向にスキャンデータが流れるようにスキャンチェーン(26, 27)を接続することにより、スキャンテストデータに対してクロック信号の遷移速度を速くし、さらに、折り返し部(300)の抵抗をクロック信号伝達経路における抵抗よりも大きくすることで折り返し部でのデータ伝達を遅延させてホールド違反の発生を回避する。

【選択図】 図1

特願2003-094843

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所